GAL18V10B-10LP是莱迪思半导体推出的一款CPLD,采用电可擦除编程技术,提供高度的设计灵活性。其核心规格包括10个宏单元和10ns的最大传播延迟,能够高效实现中速逻辑功能。
器件采用标准的5V供电(4.75V-5.25V),兼容TTL电平,并封装在20引脚DIP中,便于通孔安装。它适用于逻辑集成、接口转换等场景,是整合离散逻辑电路的经典解决方案。该产品目前已停产,相关信息与获取渠道可咨询授权代理商。